Colaboración
ARTE
BELLEZA Y BIENESTAR
ARTESANÍA
CULTURA E HISTORIA
ENTRETENIMIENTO
MEDIO AMBIENTE
COMIDA Y BEBIDAS
INGENIERÍA INVERSA
CIENCIAS
DEPORTES
TECNOLOGÍA
TECNOLOGÍA VESTIBLE
English
Tu primer chip en una oblea compartida: lo que necesitas para empezar en casa
Puedes diseñar un chip de silicio real en casa. Escribes el circuito, lo simulas y lo conviertes en un layout en un ordenador común con herramientas gratuitas de código abierto. Luego una fundición lo fabrica, en una oblea que comparte con diseños de otras personas, que es lo que reduce el precio al alcance de una sola persona.
wafer.space gestiona este tipo de obleas compartidas en el proceso GF180MCU de 180 nm de GlobalFoundries: cinco capas metálicas, dispositivos de 3,3 V y 5 V, cuatro tamaños de slot y 1.000 dies devueltos de cada slot. Su plantilla de proyecto, su precheck y sus diseños de breakout chip-on-board son de código abierto bajo Apache-2.0.
Este peldaño comienza con el relato de un diseñador primerizo sobre el envío de un chip (tape-out), y después expone lo que cuesta un slot, lo que necesitas en casa, los comandos que te proporciona la plantilla y lo que llega de vuelta. La fabricación en sí no se realiza en casa.
Avanzado
Semanas de diseño, y luego de 3 a 4 meses en la fundición
Instrucciones
1
1
Mira cómo se fabrica un primer chip
Mira cómo se fabrica un primer chip
Breaking Taps, "Designing Silicon From Scratch". Un creador que "nunca había hecho ningún diseño de chips antes" diseña un pequeño procesador, lo envía a fabricación (tape-out) en una tirada de wafer.space y lo pone en funcionamiento en su banco de trabajo. Con sus propias palabras en el video:
- Tenía un mes antes de la fecha límite del tape-out, y escribió el diseño en Spade, un lenguaje de hardware inspirado en Rust ("Si quieres aprender a diseñar chips profesionalmente, ve a aprender Verilog").
- LibreLane convirtió el código en un layout, y wafer.space proporciona un flake de Nix que configura las herramientas.
- En un servidor grande alquilado, todo el proceso de compilación tardó unas cuatro horas, unas dos de ellas solo para la comprobación de reglas de diseño (DRC).
- El plazo de entrega de la fundición fue "algo así como 3 a 4 meses"; los dados regresaron como piezas chip-on-board.
- Puso el chip en funcionamiento con una Raspberry Pi Pico y convertidores de nivel en protoboards, y el comportamiento intermitente resultó ser un problema de tierra, solucionado con más puentes de tierra.
- Como primer paso más económico, recomienda Tiny Tapeout, que divide un dado en pequeños bloques (tiles).
2
2
Lo que cuesta una ranura
Lo que cuesta una ranura
Cargando el cuaderno de Jupyter…
3
3
¿Qué es wafer.space?
¿Qué es wafer.space?
wafer.space es un servicio de oblea compartida (multiproyecto). Reúne muchos diseños en una sola oblea de GlobalFoundries fabricada con el proceso GF180MCU, un proceso mixto analógico-digital de 180 nm con cinco capas de metal y dispositivos de 3,3 V y 5 V, y devuelve los chips a cada diseñador. Tamaños de slot para Run 3: 1x1 (3,93 × 5,12 mm), 0,5x1 (1,94 × 5,12 mm), 1x0,5 (3,93 × 2,53 mm) y 0,5x0,5 (1,94 × 2,53 mm), cada uno con un anillo de sellado de 26 µm, y 1.000 chips por slot. Complementos: encapsulado chip-on-board (1,50 $ por chip) o la oblea completa sin cortar (2.000 $). El PDK está abierto; tu diseño puede ser abierto o cerrado. Fechas de Run 3 según se publicaron: reserva anticipada hasta el 30 de septiembre de 2026, fecha límite de compra el 9 de diciembre de 2026, fecha límite de envío el 16 de diciembre de 2026, piezas enviadas en el T2 de 2027. Run 1 ya entregó piezas chip-on-board con unión por hilo a sus clientes.
4
4
De dónde viene el chip
De dónde viene el chip
El plano integrado es la idea de 1959 que todos los chips de esta oblea siguen: todas las piezas y el cableado fabricados juntos, planos, sobre una sola pieza de silicio.
5
5
Lo que necesitas en casa
Lo que necesitas en casa
**Un ordenador.** LibreLane, la herramienta que convierte tu diseño en un layout, requiere al menos un CPU de cuatro núcleos a 2.0 GHz y 8 GiB de RAM, y recomienda un Intel Core de 6.ª generación o AMD Ryzen de la serie 1000 CPU o posterior y 16 GiB. Se admite principalmente en Ubuntu 22.04 y versiones posteriores; también se admite macOS 15 y versiones posteriores, y Windows 10 (versión 2004 y posteriores) mediante el Subsistema de Windows para Linux.
**Las herramientas, a través de Nix.** La plantilla del proyecto incluye todas las herramientas en un entorno de shell de Nix: LibreLane con Yosys, OpenROAD, Magic y KLayout, cocotb con Icarus Verilog para la simulación, y GTKWave para las formas de onda. La advertencia de LibreLane: no instales Nix con apt, cuya versión suele estar desactualizada.
**Un cupo**, comprado en wafer.space antes de la fecha límite de compra, y tu layout terminado enviado antes de la fecha límite de envío.
**Tiempo.** El diseño lleva semanas; la fundición, meses. Una compilación larga también requiere una máquina rápida: el creador del paso 1 alquiló un servidor grande para acortarla.
Materiales para este paso:
Chip ASIC a medida1000 piezasHerramientas necesarias:
Ordenador de sobremesa6
6
Install and run the template
Install and run the template
These commands are copied from the LibreLane installation guide and the wafer.space project template and precheck READMEs as they stood on 29 September 2026. They are documented steps, not a run recorded for this blueprint; follow the READMEs if they have changed.
first-chip.shbash
Herramientas necesarias:
Ordenador de sobremesa7
7
Hazlo tuyo, dentro de las reglas de la plantilla
Hazlo tuyo, dentro de las reglas de la plantilla
Tu lógica va en src/chip_core.sv, que recibe el reloj, el reset y las señales de los pads; chip_top.sv contiene los pads, un código QR con el ID del chip y el logotipo de wafer.space. Las reglas de la plantilla, de su README:
- Mantén el número de pads, para que los bond pads sigan donde el bonding por defecto los espera.
- No cambies los pads de alimentación ni de tierra, o el chip deja de encajar en la placa de breakout por defecto.
- Puedes cambiar la función de los pads de señal: bidireccional, solo entrada o analógico, configurado con NUM_INPUT y NUM_BIDIR.
La precheck confirma entonces una celda superior, origen en (0,0), nada por encima de Metal5, las dimensiones del slot y las aperturas de pads para chip-on-board, y ejecuta las comprobaciones de densidad, antena, Magic DRC y KLayout DRC.
8
8
Lo que regresa
Lo que regresa
Cada slot devuelve 1.000 dies. Con el complemento chip-on-board, un die se pega a una placa pequeña, se conecta con hilos (wire-bonded) a sus pads y se cubre con epoxi, como en la fotografía de este peldaño del Run 1.
Para el Run 1, la placa del slot completo mide 14 × 16 mm, con los 74 pads de unión del die siguiendo la convención de Tiny Tapeout, todas las tierras conectadas entre sí y un conector mezzanine de 70 pines debajo. wafer.space publica placas base de breakout de ejemplo y símbolos de KiCad para ese conector, y señala que las pinouts y los conectores son específicos de cada run.
Conectar esa placa de breakout y poner en marcha el chip en ella son los próximos peldaños de esta escalera.
9
9
Un primer chip que no pasará
Un primer chip que no pasará
Solución de problemas del primer chip.
Flow
Loading...
10
10
Fuentes y límites de honestidad
Fuentes y límites de honestidad
**Fuentes**, consultadas el 29 de septiembre de 2026: wafer.space (páginas de inicio, precios, tecnología y FAQ); los repositorios de GitHub de wafer-space gf180mcu-project-template, gf180mcu-precheck y chip-on-board-wire-bonded-pcbs (Apache-2.0); la guía de instalación de LibreLane; y Breaking Taps, "Designing Silicon From Scratch" en YouTube.
**Límites de honestidad.** Los comandos no se ejecutaron para este plano: son los pasos documentados por los mantenedores. Los precios y las fechas son los publicados para la Ejecución 3 y cambiarán en ejecuciones posteriores, y los detalles de la placa de la Ejecución 1 son específicos de esa ejecución. El tiempo de construcción y el plazo de entrega del paso 1 son la experiencia de un solo creador, no una promesa. La fotografía es propiedad de wafer.space y procede de su repositorio chip-on-board.
Materiales
1- 1000 piezasMarcador de posición
Herramientas requeridas
1- Marcador de posición
Blueprints relacionados
Estos blueprints comparten conocimiento — técnicas, materiales o principios
CC0 Dominio público
Este Blueprint se publica bajo CC0. Eres libre de copiar, modificar, distribuir y usar este trabajo para cualquier propósito, sin pedir permiso.
Apoya al Maker comprando productos a través de su Blueprint, donde gana una Comisión del Maker establecida por los vendedores, o crea una nueva iteración de este Blueprint e inclúyela como conexión en tu propio Blueprint para compartir ingresos.