رقاقتك الأولى على رقاقة مشتركة: ما تحتاجه للبدء من المنزل

يمكنك تصميم شريحة سيليكون حقيقية في المنزل. تكتب الدائرة، وتحاكيها، وتحوّلها إلى تخطيط (layout) على حاسوب عادي باستخدام أدوات مجانية مفتوحة المصدر. ثم تقوم مسبكة بتصنيعها على رقاقة تشترك فيها مع تصاميم أشخاص آخرين، وهذا ما يجعل السعر في متناول فرد واحد. يدير wafer.space هذه الرقاقات المشتركة على عملية GF180MCU بتقنية 180 nm من GlobalFoundries: خمس طبقات معدنية، وأجهزة بجهد 3.3 V و5 V، وأربعة أحجام للفتحات، و1,000 شريحة (die) تُعاد من كل فتحة. وقوالب مشاريعه، وأداة التحقق المسبق (precheck)، وتصاميم لوحة الربط chip-on-board كلها مفتوحة المصدر بموجب ترخيص Apache-2.0. تبدأ هذه المرحلة بسرد مصمم في أولى تجاربه الخاصة لإرسال شريحة إلى التصنيع (tape-out)، ثم تعرض تكلفة الفتحة، وما تحتاجه في المنزل، والأوامر التي يوفرها القالب، وما يصل إليك في النهاية. أما التصنيع نفسه فلا يتم في المنزل.

متقدم

أسابيع من التصميم، ثم 3 إلى 4 أشهر لدى المسبكة

التعليمات

شاهد أول شريحة تُصنع

Breaking Taps، "تصميم السيليكون من الصفر". صانع ادّعى أنه "لم يسبق له إجراء أي تصميم للرقائق من قبل" يصمم معالجًا صغيرًا، ويرسله إلى التصنيع ضمن دفعة على wafer.space ويشغّله على طاولة عمله. بكلماته الخاصة في الفيديو: - كان أمامه شهر واحد قبل موعد تسليم التصميم للتصنيع (tape-out)، فكتب التصميم بلغة Spade، وهي لغة تصميم عتادي مستوحاة من Rust ("إذا أردت أن تتعلم تصميم شريحة بشكل احترافي، فاذهب وتعلّم Verilog"). - حوّلت LibreLane الشيفرة إلى تخطيط للشريحة، ويوفّر wafer.space ملف Nix flake يُعدّ الأدوات تلقائيًا. - على خادم كبير مستأجر استغرق البناء الكامل نحو أربع ساعات، منها ساعتان تقريبًا لفحص قواعد التصميم (DRC). - كانت مدة التسليم لدى مسبك التصنيع "نحو 3 إلى 4 أشهر"، وعادت الرقائق على هيئة قطع Chip-on-Board. - شغّل الشريحة باستخدام Raspberry Pi Pico ومحوّلات مستويات منطقية على لوحات التجارب (breadboards)، وتبين أن السلوك المتقطع سببه مشكلة في التأريض، فجرى إصلاحه بإضافة مزيد من وصلات الأرضي. - وكخطوة أولى أرخص، يوصي بـ Tiny Tapeout، الذي يقسّم الشريحة إلى بلاطات صغيرة.

ما تكلفة الفتحة

جارٍ تحميل دفتر Jupyter…

ما هو wafer.space

wafer.space هي خدمة مشاركة الرقاقات (متعددة المشاريع). تجمع العديد من التصاميم على رقاقة واحدة من GlobalFoundries مصنوعة بعملية GF180MCU، وهي عملية مختلطة الإشارات بتقنية 180 نانومتر مع خمس طبقات معدنية وأجهزة بجهد 3.3 فولت و5 فولت، ثم تعيد الشرائح إلى كل مصمم. أحجام الفتحات للتشغيل 3: 1x1 (3.93 × 5.12 مم)، و0.5x1 (1.94 × 5.12 مم)، و1x0.5 (3.93 × 2.53 مم)، و0.5x0.5 (1.94 × 2.53 مم)، ولكل منها حلقة إحكام بعرض 26 ميكرومتر، و1,000 شريحة لكل فتحة. الإضافات: تغليف الشريحة على اللوحة (chip-on-board) بسعر 1.50 دولار للشريحة، أو الرقاقة الكاملة غير المقطعة بسعر 2,000 دولار. PDK مفتوح؛ يمكن أن يكون تصميمك مفتوح المصدر أو مغلقًا. مواعيد التشغيل 3 كما هي منشورة: الحجز المبكر حتى 30 سبتمبر 2026، والموعد النهائي للشراء 9 ديسمبر 2026، والموعد النهائي للتقديم 16 ديسمبر 2026، وشحن الأجزاء في الربع الثاني من 2027. وقد سلّم التشغيل 1 بالفعل أجزاء chip-on-board ملحومة بأسلاك إلى عملائه.

من أين تأتي الرقاقة

المخطط المدمج هو الفكرة التي وُلدت عام 1959 والتي ما زالت كل رقاقة على هذه الشريحة تتبعها: جميع المكوّنات والأسلاك مصنوعة معًا، بشكل مسطح، على قطعة واحدة من السيليكون.

ما تحتاجه في المنزل

**جهاز كمبيوتر.** LibreLane، الأداة التي تحوّل تصميمك إلى تخطيط (layout)، تتطلب على الأقل معالجًا رباعي النوى بسرعة 2.0 GHz CPU و8 GiB من RAM، وتوصي بمعالج Intel Core من الجيل السادس أو AMD Ryzen من سلسلة 1000 CPU أو أحدث، و16 GiB. يُدعم بشكل أساسي على Ubuntu 22.04 والإصدارات الأحدث؛ ويُدعم macOS 15 والإصدارات الأحدث، وWindows 10 (الإصدار 2004 والإصدارات الأحدث) عبر Windows Subsystem for Linux. **الأدوات، عبر Nix.** يجلب قالب المشروع جميع الأدوات في بيئة Nix: LibreLane مع Yosys وOpenROAD وMagic وKLayout، وcocotb مع Icarus Verilog للمحاكاة، وGTKWave لعرض الأشكال الموجية. تحذير LibreLane نفسه: لا تثبّت Nix عبر apt، لأن إصداره غالبًا ما يكون قديمًا. **مكان مخصص (slot)**، يُشترى من wafer.space قبل الموعد النهائي للشراء، ويُقدَّم تخطيطك النهائي قبل الموعد النهائي للتسليم. **الوقت.** يستغرق التصميم أسابيع؛ وتستغرق المسبكة (foundry) أشهرًا. يحتاج البناء الطويل أيضًا إلى جهاز سريع: استأجر الصانع في الخطوة 1 خادمًا كبيرًا لتقصير المدة.

المواد لهذه الخطوة:

رقاقة ASIC مخصصة1000 قطع

الأدوات المطلوبة:

حاسوب مكتبي

Install and run the template

These commands are copied from the LibreLane installation guide and the wafer.space project template and precheck READMEs as they stood on 29 September 2026. They are documented steps, not a run recorded for this blueprint; follow the READMEs if they have changed.

first-chip.shbash

# 1. Install Nix with the FOSSi binary cache (LibreLane guide, Ubuntu/Linux). Not with apt.
sudo apt-get install -y curl
curl --proto '=https' --tlsv1.2 -fsSL https://artifacts.nixos.org/nix-installer | sh -s -- install --no-confirm --extra-conf "
    extra-substituters = https://nix-cache.fossi-foundation.org
    extra-trusted-public-keys = nix-cache.fossi-foundation.org:3+K59iFwXqKsL7BNu6Guy0v+uTlwsxYQxjspXzqLYQs=
    extra-experimental-features = nix-command flakes
"
# close all terminals, then open a new one

# 2. Get the project template and enter its tool shell
git clone https://github.com/wafer-space/gf180mcu-project-template
cd gf180mcu-project-template
nix-shell
make clone-pdk            # the open_pdks gf180mcuD variant, via Ciel

# 3. Simulate the example design (a 42-bit counter in src/chip_core.sv)
make sim                  # RTL simulation, cocotb + Icarus Verilog
make sim-view             # open the waveform in GTKWave

# 4. Turn it into a layout, then look at it
make librelane            # results in librelane/runs/<timestamp>/, final views in final/
make librelane-klayout    # or: make librelane-openroad
make sim-gl               # gate-level simulation of the finished layout

#    A smaller slot, e.g. the 1.94 x 2.53 mm quarter slot:
SLOT=0p5x0p5 make librelane

# 5. Check it is fit to manufacture (separate repository, its own nix-shell and clone-pdk)
git clone https://github.com/wafer-space/gf180mcu-precheck
cd gf180mcu-precheck
nix-shell
make clone-pdk
export PDK_ROOT=gf180mcu && export PDK=gf180mcuD
python3 precheck.py --input chip_top.gds --slot 0p5x0p5 --cob   # --cob only if you ordered chip-on-board

الأدوات المطلوبة:

حاسوب مكتبي

اجعلها لك، ضمن قواعد القالب

يوضع منطقك في src/chip_core.sv، الذي يستقبل الساعة وإشارة إعادة الضبط والإشارات القادمة من الوسادات؛ ويحتوي chip_top.sv على الوسادات ورمز QR لمعرّف الشريحة وشعار wafer.space. قواعد القالب، من README: - حافظ على عدد الوسادات، حتى تبقى وسادات الربط في الأماكن التي يتوقعها الربط الافتراضي. - لا تغيّر وسادات الطاقة أو الأرضي، وإلا لن تتناسب الشريحة مع لوحة التوصيل الافتراضية. - يمكنك تغيير نوع وسادات الإشارة: ثنائية الاتجاه، أو إدخال فقط، أو تماثلية، وذلك بالضبط عبر NUM_INPUT و NUM_BIDIR. ثم يتحقق الفحص الأولي من وجود خلية علوية واحدة، أصلها عند (0,0)، ولا شيء فوق Metal5، وأبعاد الفتحة، وفتحات الوسادات الخاصة بالتركيب على اللوحة (chip-on-board)، ويُجري فحوصات الكثافة، والهوائي، و Magic DRC و KLayout DRC.

ما الذي يعود

تُرجع كل فتحة 1,000 شريحة. مع الإضافة chip-on-board، تُلصق الشريحة على لوحة صغيرة، وتُوصل بأسلاك إلى وسادات التوصيل الخاصة بها وتُغطى بالإيبوكسي، كما في الصورة الفوتوغرافية لهذه المرحلة من Run 1. في Run 1، تبلغ مساحة اللوحة الكاملة للفتحة 14 × 16 ملم، مع 74 وسادة توصيل للشريحة تتبع اصطلاح Tiny Tapeout، وجميع الأرضيات متصلة معًا، وموصل mezzanine مكوّن من 70 سنًا أسفلها. ينشر wafer.space لوحات breakout أم نموذجية ورموز KiCad لهذا الموصل، ويشير إلى أن توصيلات الأطراف والموصلات خاصة بكل تشغيل. توصيل لوحة breakout هذه، وتشغيل الشريحة عليها، هما المرحلتان التاليتان في هذا السُلَّم.

شريحة أولى لن تنجح في الاختبار

استكشاف أخطاء الشريحة الأولى وإصلاحها.

Flow

المصادر والحدود الصادقة

**المصادر**، تمت القراءة في 29 سبتمبر 2026: wafer.space (الصفحة الرئيسية وصفحات الأسعار والتقنية وFAQ)؛ مستودعات wafer-space على GitHub وهي gf180mcu-project-template وgf180mcu-precheck وchip-on-board-wire-bonded-pcbs (ترخيص Apache-2.0)؛ دليل تثبيت LibreLane؛ وقناة Breaking Taps، "Designing Silicon From Scratch" على YouTube. **الحدود الصادقة.** لم تُنفَّذ الأوامر من أجل هذا المخطط: فهي الخطوات الموثقة من قبل القائمين على المشروع. الأسعار والتواريخ هي كما نُشرت للتشغيل 3 وستتغير للتشغيلات اللاحقة، وتفاصيل اللوحة للتشغيل 1 خاصة بذلك التشغيل. وقت البناء والمدة الزمنية للتسليم في الخطوة 1 هما تجربة صانع واحد، وليسا وعداً. الصورة الفوتوغرافية ملك wafer.space نفسه، من مستودع chip-on-board الخاص به.