Samvinna
LIST
FEGURÐ OG VELLÍÐAN
HANDVERK
MENNING OG SAGA
SKEMMTUN
UMHVERFI
MATUR OG DRYKKUR
ÖFUGVERKFRÆÐI
VÍSINDI
ÍÞRÓTTIR
TÆKNI
KLÆÐANLEG TÆKNI

English
Youblob (simulation output) · CC0
Ljósið á kubbnum: Andandi ljós geymt í eigin minni kubbsins
Sniðmát wafer.space fylgir með tveimur SRAM fjölvum í dæmihönnun sinni, 512 bæti hvort, og þau eru slökkt á þeim. Fjölvi er tilbúin minniseining úr PDK: 4.096 kyrrstæðum minnisfrumum, teiknuðum einu sinni ásamt vistfangsafkóðara og lestrarrásum, sem þú setur inn í heild í stað þess að smíða úr rökhliðum.
Þetta þrep kveikir á einu slíku. PWM deyfirinn úr fyrra þrepi spilar nú mynstur: örstýring skrifar 256 bæti inn í kubbinn um púða sína, einu sinni, og upp frá því les kubburinn þau sjálfur til baka, eitt bæti í skrefi, sem birtustig hægt andandi ljóss.
Kjarninn og prófunarumhverfi hans voru keyrð fyrir þessa blússprentun með Icarus Verilog 12.0, cocotb 2.1.0 og eigin hermilíkani PDK af SRAM fjölvanum: úttakið fylgdi geymdu töflunni í 600 PWM tímabil. Myndin er eigin úttak hermunarinnar, ein stika á hvert tímabil. ESP32 skissan sem hleður töflunni var þýdd fyrir þessa blússprentun; það er enginn kubbur ennþá til að keyra hana á.
Lengra kominn
Kvöld, auk kubbsins
Leiðbeiningar
1
1
Mynstrið, tímasetningin og stærðin
Mynstrið, tímasetningin og stærðin
Hleð Jupyter-vinnubók…
2
2
Hvað hver af 4.096 bitum er
Hvað hver af 4.096 bitum er
Innbyggða teikningin sýnir hvernig einn bit af kyrrstæðu minni heldur sjálfum sér: lykkja úr tveimur invertum. Stórþátturinn í þessu þrepi er 4.096 bitar af kyrrstæðu minni í einni fylki.
3
3
Pinnar makróins og þrjú atriði sem líkan þess segir
Pinnar makróins og þrjú atriði sem líkan þess segir
gf180mcu_fd_ip_sram__sram512x8m8wm1 geymir 512 bæti. Pinnar þess: CLK; A, 9 bita vistfang; D, bætið sem á að skrifa; Q, bætið sem er lesið. Stýringarnar þrjár eru allar virkar á LOW. CEN á 0 kveikir á minninu. GWEN á 0 gerir klukkubrúnina að skrift, á 1 að lestri. WEN hefur einn bita fyrir hvern gagnabita, og 0 leyfir þeim bita að vera skrifaður, þannig að skrift getur breytt sumum bitum í bæti og skilið hina eftir óbreytta.
Lestur á hermilíkani PDK sýnir þrjú atriði sem vert er að vita. Í fyrsta lagi virkar minnið aðeins eftir að CEN hefur farið úr 1 í 0; líkanið prentar "CEN is not reset, memory is not operational" annars, þannig að kjarninn heldur CEN í 1 í gegnum endurstillingu og lækkar það eftir hana. Í öðru lagi gefur lestur mem[A] á Q rétt eftir klukkubrúnina sem sýndi A, þannig að gögnin eru tilbúin einni klukkulotu síðar. Í þriðja lagi byrjar líkanið með öll bæti í 0. Raunverulegur kubbur gerir það ekki: SRAM hans ræsist með það gildi sem hvert minnisfruma lenti í, þannig að hönnunin verður að skrifa áður en hún les.
Dæmið í sniðmátinu tengir CEN við 1, þannig að báðir makróin eru óvirk. Tímaskrár þess gefa lágmarkstíma klukkunnar sem 6,6 ns við venjulegt 5 V hornmark og 18,3 ns við hægara 3,0 V, 125 °C hornmark, sem báðar eru vel innan 40 ns sniðmátsins.
4
4
The core
The core
src/chip_core.sv for the pattern player, with the template's port list unchanged plus one parameter, HOLD_LOG2. Input pad 0 enables, pad 1 selects LOAD mode, pad 2 is the write strobe; bidirectional pads 0 to 7 carry the byte, pad 8 the PWM. The LOAD and strobe pads are passed through two flip-flops before use, a synchroniser: they change whenever the outside world likes, not in step with the chip's clock, and a flip-flop caught mid-change can hover between 0 and 1 for a while. In play mode, each time HOLD_LOG2 periods have passed, the byte the SRAM has been reading becomes the new duty and the address moves on.
chip_core.svsystemverilog
Nauðsynleg verkfæri:
Borðtölva5
5
The test
The test
test_pattern.py builds the core with the PDK's SRAM model, gf180mcu_fd_ip_sram__sram512x8m8wm1.v, at the template's 25 MHz and with HOLD_LOG2 = 0 so the whole table plays in 256 periods. It loads the table through the pads the way the ESP32 will, then counts the high clocks in each of 600 PWM periods and requires them to follow the table from exactly one starting point. A second test loads again and checks the new pattern replaced the old.
test_pattern.pypython
Nauðsynleg verkfæri:
Borðtölva6
6
Mida simulatsioon printis
Mida simulatsioon printis
Käivita see plaan Icarus Verilog 12.0 ja cocotb 2.1.0 abil:
7
7
Load it from an ESP32
Load it from an ESP32
Once the chip is on its breakout board, this sketch writes the table. Eight GPIOs carry the byte, three more drive LOAD, the strobe and enable, and an LED with a 330 ohm resistor from pad 8 to ground shows the breath. Each level is held for 1 microsecond, 25 of the chip's clocks, so the synchroniser always sees it. The sketch then does nothing: the pattern lives in the chip. It is lost when the chip loses power, so send r over serial to load it again.
The ESP32 is a 3.3 V part and its inputs are not 5 V tolerant. The sketch only drives the chip and never reads from it. The template's default libraries are the 5 V ones; before you connect, check in the I/O library's documentation that 3.3 V is a valid logic high for your chip's inputs, or build with the 3.3 V libraries, as the template's README shows. The sketch compiles for the ESP32 with the Arduino ESP32 core 3.3.12; it has not been run, because the chip does not exist yet.
load_pattern.inocpp
Efni fyrir þetta skref:
Sérsmíðuð ASIC-flaga1 stykki
Prentplata1 stykki
5 mm LED1 stykki
330 ohm viðnám1 stykkiNauðsynleg verkfæri:
ESP32-þróunarbretti
Tengibretti
Tengivírar
Borðtölva8
8
Mynstur sem vistast ekki eða spilast ekki
Mynstur sem vistast ekki eða spilast ekki
SRAM bilanagreining fyrir mynstur.
Flow
Loading...
9
9
Heimildir og heiðarleg takmörk
Heimildir og heiðarleg takmörk
**Heimildir**, lesið 29. september 2026: GF180MCU PDK við skuldbindinguna sem sniðmátið festir (gf180mcuD, f6eeac7dad085ffcc829ccfd721f7b4ce39edcf7, úr fossi-foundation ciel útgáfunum; Apache-2.0): SRAM líkanið gf180mcu_fd_ip_sram__sram512x8m8wm1.v, LEF þess fyrir útlínuna og tímaskrárnar þess fyrir lágmarks klukkutímabil; tímaskrá staðlaða rúsínusafnsins fyrir flip-flop flatarmálið. Geymslan wafer-space/gf180mcu-project-template (src/chip_core.sv, src/chip_top.sv, README.md, librelane/config.yaml; Apache-2.0).
**Heiðarleg takmörk.** Hermunin er á chip_core stigi, með líkani SRAM sjálfs, en án padhringsins, samsetningar eða útlits, og tímaathuganir líkansins ákveða ekkert hér. Skissan ESP32 var þýdd, ekki keyrð. HOLD_LOG2 var 0 í prófuninni svo hún myndi ljúka; flísin myndi nota 9, andartak upp á um 1,3 s.
Efni
4- 1 stykkiStaðgengill
- 1 stykkiStaðgengill
- 1 stykkiStaðgengill
Tengd Blueprint
Þessi blueprint deila þekkingu — tækni, efni eða meginreglur
CC0 opinbert ríki
Þessi teikning er gefin út undir CC0. Þér er frjálst að afrita, breyta, dreifa og nota þetta verk í hvaða tilgangi sem er, án þess að biðja um leyfi.
Studdu smiðinn með því að kaupa vörur í gegnum teikningu hans þar sem hann fær þóknun smiða sem seljendur ákvarða, eða búðu til nýja endurskoðun á þessari teikningu og tengdu hana sem tengingu í þinni eigin teikningu til að deila tekjum.



