Hợp tác
NGHỆ THUẬT
LÀM ĐẸP VÀ SỨC KHỎE
THỦ CÔNG
VĂN HÓA VÀ LỊCH SỬ
GIẢI TRÍ
MÔI TRƯỜNG
THỰC PHẨM VÀ ĐỒ UỐNG
KỸ THUẬT NGƯỢC
KHOA HỌC
THỂ THAO
CÔNG NGHỆ
THIẾT BỊ ĐEO
Chip đầu tiên của bạn trên wafer dùng chung: Bạn cần gì để bắt đầu tại nhà
English
Ed

Tạo bởi

Ed

29. tháng Chín 2026FI
50
0
0
0
0

Chip đầu tiên của bạn trên wafer dùng chung: Bạn cần gì để bắt đầu tại nhà

Bạn có thể thiết kế một con chip silicon thực sự tại nhà. Bạn viết mạch, mô phỏng và chuyển thành layout trên một máy tính thông thường với các công cụ miễn phí, mã nguồn mở. Sau đó, một xưởng đúc (foundry) sẽ sản xuất con chip trên một wafer dùng chung với thiết kế của người khác, và chính điều này đưa chi phí xuống mức một cá nhân có thể chi trả. wafer.space vận hành các wafer dùng chung như vậy trên quy trình 180 nm GF180MCU của GlobalFoundries: năm lớp kim loại, thiết bị 3.3 V và 5 V, bốn kích cỡ slot, và 1.000 die được trả về từ mỗi slot. Mẫu dự án, bước kiểm tra trước (precheck) và các thiết kế breakout chip-on-board của họ đều là mã nguồn mở theo giấy phép Apache-2.0. Bài học này bắt đầu bằng câu chuyện của một nhà thiết kế lần đầu kể về việc gửi tape-out một con chip, sau đó trình bày chi phí của một slot, những gì bạn cần có tại nhà, các lệnh mà mẫu dự án cung cấp, và những gì nhận lại được. Bản thân việc chế tạo không được thực hiện tại nhà.
Nâng cao
Vài tuần thiết kế, sau đó 3 đến 4 tháng tại xưởng đúc

Hướng dẫn

1

Xem một con chip đầu tiên được chế tạo

Breaking Taps, "Thiết kế silicon từ đầu". Một người làm dự án cá nhân trước đây "chưa từng thiết kế chip nào" tự thiết kế một bộ xử lý nhỏ, gửi đi sản xuất trong một đợt chạy wafer.space và đưa nó vào hoạt động trên bàn thí nghiệm của mình. Theo lời anh ấy trong video: - Anh có một tháng trước hạn chót gửi thiết kế (tape-out), và viết thiết kế bằng Spade, một ngôn ngữ phần cứng lấy cảm hứng từ Rust ("Nếu bạn muốn học thiết kế chip chuyên nghiệp, hãy học Verilog"). - LibreLane chuyển mã thành bố cục (layout), và wafer.space cung cấp một Nix flake để thiết lập các công cụ. - Trên một máy chủ lớn thuê ngoài, toàn bộ quá trình build mất khoảng bốn giờ, trong đó khoảng hai giờ dành cho kiểm tra quy tắc thiết kế (design-rule check). - Thời gian chờ tại nhà máy đúc là "khoảng 3 đến 4 tháng"; các con chip (die) được trả về dưới dạng linh kiện chip-on-board. - Anh ấy đưa chip hoạt động bằng Raspberry Pi Pico và các bộ chuyển mức điện áp (level shifter) trên breadboard; hành vi không ổn định hóa ra là do vấn đề nối đất, và được khắc phục bằng cách thêm nhiều dây nối đất hơn. - Như một bước khởi đầu rẻ hơn, anh ấy gợi ý Tiny Tapeout, dịch vụ chia một con chip thành các ô nhỏ (tile).
2

Chi phí của một slot

Đang tải sổ tay Jupyter…
3

Wafer.space là gì

wafer.space là dịch vụ chia sẻ wafer (nhiều dự án). Dịch vụ gom nhiều thiết kế lên một wafer GlobalFoundries được sản xuất theo quy trình GF180MCU, một quy trình tín hiệu hỗn hợp 180 nm với năm lớp kim loại và các thiết bị 3.3 V và 5 V, rồi trả các die về cho từng nhà thiết kế. Kích thước slot cho Run 3: 1x1 (3.93 × 5.12 mm), 0.5x1 (1.94 × 5.12 mm), 1x0.5 (3.93 × 2.53 mm) và 0.5x0.5 (1.94 × 2.53 mm), mỗi slot có vòng niêm phong (seal ring) 26 µm và 1.000 die mỗi slot. Dịch vụ bổ sung: đóng gói chip-on-board ($1.50 mỗi die) hoặc toàn bộ wafer chưa cắt ($2,000). PDK đang mở; thiết kế của bạn có thể là mã nguồn mở hoặc đóng. Ngày của Run 3 theo công bố: đăng ký sớm đến 30 tháng 9 năm 2026, hạn chót mua là 9 tháng 12 năm 2026, hạn chót nộp thiết kế là 16 tháng 12 năm 2026, các linh kiện được giao trong Q2 2027. Run 1 đã giao các linh kiện chip-on-board gắn dây (wire-bonded) cho khách hàng.
4

Chip đến từ đâu

Bản thiết kế được nhúng là ý tưởng năm 1959 mà mọi con chip trên tấm wafer này vẫn tuân theo: tất cả các linh kiện và dây dẫn được chế tạo cùng lúc, phẳng, trên một mảnh silicon duy nhất.
5

Những gì bạn cần ở nhà

**Một máy tính.** LibreLane, công cụ biến thiết kế của bạn thành bố cục (layout), yêu cầu tối thiểu một CPU quad-core 2.0 GHz và 8 GiB RAM, và khuyến nghị dùng Intel Core thế hệ thứ 6 hoặc AMD Ryzen dòng 1000 CPU trở lên và 16 GiB. Công cụ này chủ yếu được hỗ trợ trên Ubuntu 22.04 trở lên; macOS 15 trở lên được hỗ trợ, và Windows 10 (phiên bản 2004 trở lên) thông qua Windows Subsystem for Linux. **Các công cụ, qua Nix.** Mẫu dự án đưa mọi công cụ vào một Nix shell: LibreLane cùng với Yosys, OpenROAD, Magic và KLayout, cocotb cùng với Icarus Verilog để mô phỏng, và GTKWave để xem dạng sóng. Cảnh báo riêng của LibreLane: không cài Nix bằng apt, vì phiên bản trong apt thường đã lỗi thời. **Một suất**, mua từ wafer.space trước hạn chót mua, và bố cục hoàn thiện của bạn được nộp trước hạn chót nộp bài. **Thời gian.** Thiết kế mất vài tuần; nhà đúc (foundry) mất vài tháng. Một bản build dài cũng cần một máy nhanh: người làm ở bước 1 đã thuê một máy chủ lớn để rút ngắn thời gian của anh ấy.

Vật liệu cho bước này:

Chip ASIC tùy chỉnhChip ASIC tùy chỉnh1000 cái

Công cụ cần thiết:

Máy tính để bànMáy tính để bàn
6

Install and run the template

These commands are copied from the LibreLane installation guide and the wafer.space project template and precheck READMEs as they stood on 29 September 2026. They are documented steps, not a run recorded for this blueprint; follow the READMEs if they have changed.
first-chip.shbash
# 1. Install Nix with the FOSSi binary cache (LibreLane guide, Ubuntu/Linux). Not with apt.
sudo apt-get install -y curl
curl --proto '=https' --tlsv1.2 -fsSL https://artifacts.nixos.org/nix-installer | sh -s -- install --no-confirm --extra-conf "
    extra-substituters = https://nix-cache.fossi-foundation.org
    extra-trusted-public-keys = nix-cache.fossi-foundation.org:3+K59iFwXqKsL7BNu6Guy0v+uTlwsxYQxjspXzqLYQs=
    extra-experimental-features = nix-command flakes
"
# close all terminals, then open a new one

# 2. Get the project template and enter its tool shell
git clone https://github.com/wafer-space/gf180mcu-project-template
cd gf180mcu-project-template
nix-shell
make clone-pdk            # the open_pdks gf180mcuD variant, via Ciel

# 3. Simulate the example design (a 42-bit counter in src/chip_core.sv)
make sim                  # RTL simulation, cocotb + Icarus Verilog
make sim-view             # open the waveform in GTKWave

# 4. Turn it into a layout, then look at it
make librelane            # results in librelane/runs/<timestamp>/, final views in final/
make librelane-klayout    # or: make librelane-openroad
make sim-gl               # gate-level simulation of the finished layout

#    A smaller slot, e.g. the 1.94 x 2.53 mm quarter slot:
SLOT=0p5x0p5 make librelane

# 5. Check it is fit to manufacture (separate repository, its own nix-shell and clone-pdk)
git clone https://github.com/wafer-space/gf180mcu-precheck
cd gf180mcu-precheck
nix-shell
make clone-pdk
export PDK_ROOT=gf180mcu && export PDK=gf180mcuD
python3 precheck.py --input chip_top.gds --slot 0p5x0p5 --cob   # --cob only if you ordered chip-on-board

Công cụ cần thiết:

Máy tính để bànMáy tính để bàn
7

Làm cho nó thành của bạn, trong khuôn khổ quy tắc của template

Logic của bạn đặt trong src/chip_core.sv, module này nhận xung clock, tín hiệu reset và các tín hiệu từ các pad; chip_top.sv chứa các pad, mã QR nhận dạng chip và logo wafer.space. Các quy tắc của template, từ README: - Giữ nguyên số lượng pad, để các bond pad vẫn nằm đúng vị trí mà quy trình bonding mặc định yêu cầu. - Không thay đổi các pad nguồn hoặc pad mass, nếu không chip sẽ không còn vừa với bo breakout mặc định. - Bạn có thể thay đổi chức năng của các pad tín hiệu: hai chiều, chỉ đầu vào hoặc analog, được thiết lập bằng NUM_INPUT và NUM_BIDIR. Sau đó, bước precheck xác nhận có đúng một top cell, gốc tọa độ tại (0,0), không có lớp nào phía trên Metal5, kích thước của slot và các cửa sổ pad cho chip-on-board, đồng thời chạy các kiểm tra mật độ, antenna, Magic DRC và KLayout DRC.
8

Những gì quay trở lại

Mỗi slot trả về 1.000 con chip (die). Với bổ sung chip-on-board, một die được dán lên một bo mạch nhỏ, được hàn dây (wire-bond) vào các pad và phủ bằng epoxy, như trong ảnh của bậc thang này từ Run 1. Với Run 1, bo mạch đầy đủ cho slot có kích thước 14 × 16 mm, với 74 pad liên kết của die theo quy ước Tiny Tapeout, tất cả các chân đất (ground) được nối chung, và một đầu nối mezzanine 70 chân ở phía dưới. wafer.space công bố các bo mạch breakout mẫu và ký hiệu KiCad cho đầu nối đó, đồng thời lưu ý rằng sơ đồ chân (pinout) và đầu nối là đặc thù cho từng run. Đi dây cho bo mạch breakout đó, và đưa chip hoạt động trên nó, là các bậc tiếp theo của chiếc thang này.
9

Con chip đầu tiên sẽ không đạt

Khắc phục sự cố chip đầu tiên.

Flow

Loading...
10

Nguồn và giới hạn trung thực

**Nguồn**, đọc ngày 29 tháng 9 năm 2026: wafer.space (trang chủ, giá, công nghệ và các trang FAQ); các kho GitHub của wafer-space gf180mcu-project-template, gf180mcu-precheck và chip-on-board-wire-bonded-pcbs (Apache-2.0); hướng dẫn cài đặt LibreLane; và Breaking Taps, "Designing Silicon From Scratch" trên YouTube. **Giới hạn trung thực.** Các lệnh không được chạy cho bản thiết kế này: chúng là các bước được tài liệu hóa của những người duy trì dự án. Giá và ngày tháng là của Run 3 như đã công bố và sẽ thay đổi với các đợt sau; chi tiết bo mạch của Run 1 chỉ áp dụng cho đợt đó. Thời gian xây dựng và thời gian hoàn thành ở bước 1 là trải nghiệm của một người làm thủ công, không phải lời hứa. Bức ảnh là của chính wafer.space, từ kho chip-on-board của họ.

Vật liệu

1

Công cụ yêu cầu

1

Blueprint liên quan

Các blueprint này chia sẻ kiến thức — kỹ thuật, vật liệu hoặc nguyên tắc

CC0 Phạm vi công cộng

Bản thiết kế này được phát hành theo CC0. Bạn tự do sao chép, sửa đổi, phân phối và sử dụng cho bất kỳ mục đích nào mà không cần xin phép.

Hỗ trợ nhà sáng tạo bằng cách mua sản phẩm qua bản thiết kế, nơi họ nhận Hoa hồng nhà sáng tạo do nhà bán hàng đặt, hoặc tạo phiên bản mới và kết nối trong bản thiết kế riêng để chia sẻ doanh thu.

Thảo luận

(0)

Đăng nhập để tham gia thảo luận

Đang tải bình luận...